ダウンロードリスト

プロジェクト概要

!ChipVault は、VHDL および Verilog 設計を整理するためのチップ開発プログラムです。!ChipVault 階層的にデザインを表示し、迅速な設計ナビゲーションと起動するエディターを提供します。!ChipVault および複数のデザイナーとデザイン ファイルの何百もの大規模なグループ設計プロジェクトを促進するために、リビジョン制御および問題追跡システムを使用する単純なボトムアップ合成、ブロック生成、インスタンス化、RTL コンパイラを起動するなどタスクを実行するためのフックを提供します。!ChipVault は Perl で書かれて、小さな、速くて効率的です。

システム要件

システム要件が設定されていません
プロジェクトのリリース情報やプロジェクトリソースの情報です。
注: プロジェクトリソースの情報は Freecode.com ページからの引用です。ダウンロードそのものは、OSDNにホスティングされているものではありません。

2002-11-12 22:56
2002.11

このリリースでは"CV_World"は、Web上でのRTLファイルを共有するための多くの改良されたユーザーインターフェースと新機能と呼ば提供しています(はっきりと448bitブローフィッシュ暗号化された独自のファイルの両方で、オープンソースのコア)。
タグ: Major feature enhancements
This release offers a much improved user interface and a new feature called "CV_World" for sharing RTL files over the Web (both open source cores in the clear and 448bit Blowfish encrypted proprietary files).

2002-08-27 12:10
2002.08

CVtogo機能をインポートするとPalm PDAへのチップ設計のデータベースをエクスポートするために追加されました。新しいHLIST生成ウィザードでは、追加され、Tabキーを迅速にファイルを確認するためのバインドされたアドインとアウト。 Report_Analysis()機能を合成レポートを解析し、トレースログは、開発者のために追加されました。 MTIのパスをサポートし、複数のユーザーの同時シミュレーションを実行することができます。約20雑多なバグフィックスも行われた。
タグ: Minor bugfixes
A CVtogo feature was added for importing and exporting chip design databases to Palm PDAs. A new HLIST generation wizard was added, and the Tab key was bound for rapid file check-ins and outs. A Report_Analysis() feature analyzes synthesis reports, and a trace log was added for developers. MTI path support allows for multiple users performing simultaneous simulations. Approximately 20 miscellaneous bugfixes were also made.

2002-01-03 16:01
2002.1

PerlTKサポートを有効にするために追加されたGUIをLinux/Unix/Win32の下に。 CVtogoデータベースのエクスポートをサポートしてPalmOSのPDA上でデザインのデータベースを表示するために追加されました。
タグ: Minor feature enhancements
PerlTK support was added to enable a GUI under Linux/Unix/Win32. CVtogo database export support was added for viewing design databases on PalmOS PDAs.

2001-12-05 05:23
2001.12

プロセスおよびコンポーネントが崩れ、ビッグバンの歴史やツールのマクロの割り当てとRTL生成し、インスタンス化、RTLのビューアテンプレートのVerilogのサポートをインストールする上でのコンポーネントのブロック印刷、およびChipVault PDFマニュアル生成。
タグ: Major feature enhancements
Verilog support for template RTL generation and instantiation, an RTL Viewer with process and component collapsing, bang history and macro assignments for tools, component block printing, and ChipVault PDF manual generation on install.

2001-11-14 15:38
2001.11

タグ: Initial freshmeat announcement

プロジェクトリソース